VT/TU交換對邊緣網影響的分析(二)

2019-11-05 01:33:56

字體：大中小

來源：轉載

供稿：網友

　　沖破50毫秒的桎梏
　　對于那些在STS/AU層級監控信號的低速光纖鏈路（OC-3/STM-1以及OC-12/STM-4）而言，基于軟件的APS解決方案可以通過經濟、高效的硬件予以實現。隨著城域網中的高速光纖信號（OC-48/STM-16以及OC-192/STM-64）不斷激增，以軟件為中心的APS解決方案需要功能更為強大的控制面板解決方案。
　　
　　例如，支持OC-12上行鏈路信號的網元可以為該鏈路處理12路STS-1，在此，每路STS-1必須作為完全不同的獨立實體受到監控和操控。標準規定，假如光纖被切斷，所有受保護的鏈路必須在50毫秒內恢復正常，因此每個適用的STS-1都必須實現廣泛的性能監控。
　　
　　用于處理OC-192信號的新型網元必須治理192個不同的實體，以便在相同的50秒鐘限制內應用APS。硬件資源、成幀器和交叉連接，非凡是微處理器，都可以在以軟件為中心的解決方案中迅速超越響應限制。
　　
　　在支持分布式VT/TU交叉連接網絡時，問題進一步復雜化。每路低階支路現在都必須獨立受到監控。每個VT/TU實體所必需的處理能力類似于每個STS或AU實體所需的能力，然而，所處理的獨立實體的數量同 STS/AU層級相比增加不少。
　　
　　在以前的OC-192實例中，5,376路獨立的VT可以在50毫秒的限制內在APS事件中實現監控和交叉連接。除此之外，假如ADM支持OC-48以及OC-192這兩種信號的環通，所處理的VT和TU的集合容量便會增長到無法治理的水平。我們需要新技術分擔那些在STS/AU或VT/TU層級支持APS的高容量網元中的軟件和控制單元的負荷。
　　
　　網元級問題
　　在設計新一代ADM以便在VT/TU層級支持集合與交叉連接時，OEM廠商面臨著眾多挑戰。本文主要論述四種挑戰：1）集中式而非服務器卡設計；2）VT/TU指針處理器的位置；3）高階成幀器受到的影響；4）支持虛擬級聯對10/100 以太網的影響。
　　
　　目前的城域接入以及核心ADM僅支持STS/AU層級的交叉連接，運營商對于更換整套網元并不感愛好。為了滿足分布式VT/TU支持的新型需求，OEM廠商必須在無需升級機架的情況下實施解決方案。存在著兩種選擇。選擇一是利用新的交叉連接卡更換現有的中心STS/AU 交叉連接卡，前者可以同時在STS/AU層級和VT/TU層級支持整理疏導功能。選擇二是保持現有STS/AU交叉連接卡的完整，并在平臺中添加VT/TU服務器卡。
　　
　　在這兩種情況中，目標都是在支持VT和TU的交叉連接的同時保持相同的總STS/AU交叉連接容量。在選擇一中，添加VT/TU支持可以大大增加芯片數量、動力和板卡空間。另一方面，選擇二更為理想化，機架中未被使用的插槽或者以前并未使用的插槽可以分配至VT/TU交叉連接服務器卡。在這種情況下，任何包含低階VT/TU業務的高階STS/AU業務被以STS/AU梯度選擇性地導入新的服務器卡，VT和TU根據需求實現交叉連接，然后它們被發送回高階交叉連接。
　　
　　值得注重的是，在業務被疏導和發送回高階交叉連接之后，事情并未終結。這同時也被稱為"發夾（hair-pinning）"或者"單臂（one-armed）"交叉連接。在這種安排中不存在任何從平臺中的另外一支"臂"饋送VT/TU 交叉連接的低速支路，比如T1或者E1。
　　
　　這種新增的VT/TU交叉連接功能具有非常低廉的成本。插槽必需為新型VT/TU交叉連接服務器卡提供空間，現有STS/AU交叉連接的帶寬（10%到25%）必須專用于這種新卡。例如，目前投入使用的容量為160 G STS/AU的ADM可以通過底板向新型"單臂" VT/TU疏導卡分配16 G到40 G的帶寬。
　　
　　指向正確位置
　　在向平臺提供VT/TU交叉連接支持的過程中，下一個挑戰便是低階指針處理器的位置。SONET//SDH標準的核心前提是為同步框架定義一種機制，以便支持異步凈荷的傳輸，例如T1以及E1等等。指針處理需要在同步容器內支持異步凈荷的運動（STS/AU以及VT/TU）。
　　
　　在STS/AU和VT/TU層級說明指針和操控指針，分別被稱為高階指針處理和低階指針處理。對于包含VT或TU的業務而言，在連接平臺交叉連接卡之前，低階指針處理是強制性要求。在STS和AU通過網絡時，指針可以單獨調整每個容器的位置。當所有容器在同一交叉連接點會聚時，它們無法正確定位。
　　
　　為了成功連接它們，承載VT和TU的所有容器必須通過那些系統的重新定位容器的低階指針處理器。在平臺中定位低階指針處理存在兩種選擇：在線路卡中或者在交叉連接卡中。
　　
　　可用的功率和空間以及原有架構受到的影響可用來確定低階指針處理器的位置。對于利用線路卡（饋送僅支持STS/AU的交叉連接卡）來部署系統的平臺而言，新增加的低階指針處理器的邏輯位置是新的VT/TU服務器卡。我們無需重新設計現有板卡以支持新的低階指針處理器。該方案可以支持VT/TU交叉連接的特定容量，比如10 Gbit到50 Gbit。
　　
　　在VT/TU交叉連接的容量超過10 GB到50 GB的范圍之后，每塊板卡的動力預算可以命令低階指針處理器分配至線路卡。這樣做能夠在平臺的眾多板卡中緩沖動力的增加。為了在線路卡或者交叉連接卡中靈活分配低階指針處理器，指針處理器必須支持串行鏈路，而不是并行總線。
　　
　　評估其他組件受到的影響
　　能夠在VT/TU層級實現疏導功能的早期平臺以及當前平臺基于低階指針處理器，能夠處理容量為STS-12的業務，相應的低容量交叉連接共置于一塊板卡。在這一集成級別，功耗預算可以得到滿足，而且芯片間的距離很短，使得并行總線足以將低階指針處理器連接至VT/TU交叉連接。隨著工藝技術不斷進步以及容量更高的指針處理器和VT/TU交叉連接不斷涌現，集成高速串行鏈路的需求正變得至關重要。
　　
　　當我們在新型平臺和現有平臺增加VT/TU輸入功能時，必須全面評估SONET/SDH成幀器和STS/AU交叉連接所受到的影響。在更換核心STS/AU交叉連接以支持STS/AU/VT/TU容器的系統中，新型低階處理器和VT/TU交叉連接如何連接成幀器呢？此外，假如實施單臂交叉連接，在連接新的低階指針處理器時，現有STS/AU交叉連接會受到什么影響？
　　
　　對于這兩種情況而言，在現有系統中，所有線路卡和STS/AU交叉連接之間的同步都是全面的和封閉的。在任何點打開架構以支持VT/TU都需要對所有受影響的業務提供時延補償。由于VT/TU疏導可以增加有限的處理時間，我們必須在原有的線路或STS/AU交叉連接卡上提供時延治理功能。這種時延治理也可以通過重新調整VT/TU整理業務在VT/TU交叉連接卡上予以實現，因此線路卡或者STS/AU交叉連接卡具備零時延。這種時延補償可以在業務出現后從VT/TU交叉連接卡予以實現，也可以在進入VT/TU交叉連接之前通過預先處理業務來實現。
　　
　　網絡支持更高的 VT/TU集合容量的重要推動因素便是為10/100以太網服務奠定基礎。在升級設備以支持VT/TU交叉連接時，最后的考慮便是支持虛擬級聯對10/100以太網的影響。
　　
　　虛擬級聯以及LCAS依靠若干VT或TU容器在眾多低速支路中平均分配10兆比特/秒或100兆比特/秒的以太網信號。例如，單個10兆比特/秒的以太網信號可以通過7個VT1.5容器進行分配，每個VT容器可以通過與其他6路 VT無關的網絡實現交叉連接。所有VT被重新排序，然后在接收端合并，重新形成最初的10兆比特/秒的以太網信號。
　　
　　為了治理VT或者TU，操作人員必須確保所有連接能夠通過靜態方式正確地設置，正如映射至VT或TU以及以太網的業務一樣。然而，在點對點EoS連接中，所有虛擬級聯和LCAS機制可以在位于終端多路復用器（TM）的Ethernet-over-SONET（EoS）映射器中進行治理。因此，在升級平臺以便在提供10/100 EoS服務的網絡中支持VT/TU 交叉連接的時候，網元設計人員無需考慮新的問題。
　　
　　硅晶片級問題
　　目前部署的網元基于VLSI芯片技術設計而成，其中采用0.25微米工藝或者更先進的工藝。此類技術能夠以可以接受的功耗和板卡空間提供經濟高效的解決方案，有效支持容量為5 GB的VT/TU交叉連接。
　　
　　DCS廠商被迫提高VT/TU交叉連接芯片的處理能力，以便打造帶寬為10 Gbit到160 Gbit 的系統，這一過程可以在大型專用機架中完成。而且，為了使功耗和最終的散熱功能保持在可以治理的水平，全部占地面積可以擴展至若干專用于VT/TU交叉連接的全高度機架。大容量VT/TU交叉連接需要較大的占地面積，并且需要消耗巨大的能量，這使得它們無法集成到傳統的ADM架構之中。最終結果便是網絡中的集中式VT/TU交叉連接架構以及回程需求。
　　
　　如今，隨著最新工藝技術不斷面世，比如0.18微米工藝和0.13微米工藝，設計人員開始有能力突破電源功耗和板卡空間的屏障。然而，當設計人員利用這些新型工藝技術在分布式網絡架構中構建高密度VT/TU交叉連接時，他們碰到了新的挑戰。
　　
　　將交叉連接架構從單一的STS/AU支持過渡至STS/AU/VT/TU支持，需要更多能耗、更多芯片以及更多板卡空間，以保持固定的總交叉連接容量。在每個獨立的STS或AU中實現配置和交叉連接所必需的片上處理資源（即晶體管），類似于監控每個獨立的VT或TU所必需的資源的復雜程度。
　　
　　在定義SONET和SDH時，本質內容是給定帶寬中的VT和TU多于STS和AU。例如，在160 Gbit僅支持STS的交叉連接中，芯片內外存在著64條獨立的2.5 GB串行鏈路。這會轉化為3,072路不同的STS-1在特定的芯片區域進行配置和實現交叉連接。
　　
　　我們可以充分利用時間片（Time Sliced）架構在經濟高效的低功耗解決方案內支持所有3,072路STS-1連接，但是我們僅具備有限數量的晶體管來支持串行鏈路處理過程以及交叉連接治理過程。
　　
　　達到上限
　　事實上，STS/AU交叉連接的容量存在一個上限，受到現行工藝技術的限制。假如160 Gbit的交叉連接經過擴充能夠支持VT1.5的交叉連接，用于配置和交叉連接的實體將從3,072增長到86,016（3,072 STS-1，每路包含28路VT1.5）。
　　
　　制造技術目前仍無法在單個芯片上提供必需的晶體管數量，所以無法在保持相同STS/AU交叉連接的同時支持巨幅增長。意即，VT/TU交叉連接的集合容量大大低于STS/AU交叉連接。因此，利用等同于僅支持STS/AU的交叉連接的集合容量建立STS/AU/VT/TU交叉連接，需要多塊芯片的多級架構。隨著架構向多級演進，總芯片數量和功耗呈幾何數量級增長。
　　
　　在利用新的工藝技術制造更高密度的低階指針處理器時，我們將面臨類似的設計困難。例如，OC-192 SONET幀的高階指針處理器芯片可以處理192個獨立的STS-1容器。假如同一信號在STS-1內包含VT，芯片必須為5,376個獨立的實體（VT1.5）提供額外的低階處理能力、凈荷調整能力以及支路監控能力。不僅晶體管的總數隨實體數量的增長而大幅增長，每個實體內的晶體管數量也在增長，因為我們需要更多晶體管幫助軟件治理此類增長效應所產生的影響。例如，額外的晶體管必須分擔APS的軟件負荷，以支持高密度VT/TU交叉連接。
　　
　　在設計芯片以支持VT/TU交叉連接時，另外一個需要考慮的問題便是能否集成交叉連接和低階指針處理器。VLSI技術的進步可以支持更高密度的交叉連接和低階指針處理器。理所當然的進步便是集成低階指針處理器和交叉連接功能。
　　
　　正如分離的方案一樣，集成設計能夠比兩種功能保持獨立的設計更快速地接近集合交叉連接容量的上限。在0.13微米工藝技術中，假如考慮支持自動保護交換所必需的額外邏輯，集成式解決方案的容量上限在2.5 Gbit到5 Gbit之間。因此，設計人員必須在所需的集合VT/TU交叉連接容量與指針處理器所需的集成級別之間實現折衷。

上一篇：自動交換光網絡的信令控制方式研究

下一篇：VT/TU交換對邊緣網影響的分析(一)