一種低溫漂CMOS帶隙基準電壓源設計

2019-11-03 10:01:26

字體：大中小

來源：轉載

供稿：網友

陳碧羅嵐周帥林　?。|南大學國家專用集成電路系統工程技術研究中心，南京，210018）　

　　摘　要：本文闡述了一種采用了一階溫度補償技術設計的CMOS帶隙基準電壓源電路。該電路采用Chartered0.25ｕｍ N阱CMOS工藝實現?；贖SPICE的仿真結果表明：當溫度在－25℃到85℃之間變化時該電路輸出電壓的溫度系數為12ppm/℃。在3.3V電源電壓下的功耗為3.8mw，屬于低溫漂、低功耗的基準電壓源。

　　關鍵詞：帶隙參考電壓源溫度補償電源抑制比

　　1 引言

　　基準電壓源是當今集成電路中極為重要的組成部分，尤其是在數模轉換器(DAC)以及模數轉換器(ADC)等電路中，就更需要設計出一種輸出與溫度無關的基準電壓源。

　　在MOS技術中，基準電壓源是在增強型和耗盡型MOS管的閾值電壓之差的基礎上實現的，雖然可以獲得較低的溫度系數，但是由于輸出電壓的大小取決于離子注入的摻雜濃度大小，所以輸出電壓的大小很難控制。早期的傳統CMOS基準電壓源電路可以獲得溫度系數為85ppm/℃左右的輸出參考電壓。但是該溫度性能往往不能滿足目前一些電路的設計要求。

　　本文主要討論一種采用一階溫度補償技術設計的低溫漂CMOS帶隙基準電壓源，并用Chartered 0.25ｕｍ工藝實現了該設計。電路的輸出參考電壓的溫度系數為12.10-6/℃。

　　2 具體電路實現以及分析

　　2.1電路實現

　　在溫度T＝300℃ 的時候，VBE 的溫度系數大約為-2.2mV/℃,VT 的溫度系數為+0.086mV/℃ 。由于VBE 和VT 的電壓溫度系數相反，利用這兩個電壓的線性疊加，可以獲得零溫度系數的輸出電壓。這是帶隙電壓源的基本設計思想。

　　本文所提出的電路結構如圖1所示，在該電路中雙極晶體管構成了電路的核心部分，實現了 VBE 和VT 的線性疊加，獲得近似零溫度系數的輸出電壓。

　　圖1中雙極型晶體管Q1和Q2的發射區面積相同，Q3和Q4的發射區面積相同，考慮到設計的需要以及芯片面積兩方面的因素，Q1和Q2的發射區面積為Q3和Q4的發射區面積的8倍。假設雙極晶體管基極電流為零，運放的增益足夠大，則a點和b點的電壓相等，即：

　　我們可以看出輸出電壓VREF 是由VBE3 和VT 通過線性疊加產生的。兩邊對T求導，得到

　　顯然通過選取合適的R3/R1 的值就可以得到特定溫度下的零溫度系數的輸出參考電壓。

　　當系統加電時，運放的兩個輸入Vd 和Vc 可能為零，那么輸入差分對可能會關斷，所以需要一個啟動電路。圖1中的A部分電路就是啟動電路，B部分提供偏置電壓， C部分是運算放大器，D部分是帶隙電壓源的核心部分。

　　圖1 中的成比例電流源在設計時是采用相同的PMOS管并聯完成的，圖中用4I和8I僅僅是表示4路和8路相同尺寸的PMOS管在相同的偏置電壓情況下給雙極晶體管提供偏置電流，事實上這個偏置電壓和運放的輸出Vop 有關，這一點從圖1中很容易看出來。

　　2.2 電源抑制

　　對帶隙基準而言由于輸出電壓和Vdd無關，所以Vdd的變化基本上不會影響輸出參考電壓的影響。但是隨著工作頻率的提高，由于電容耦合的原因導致輸出電壓在高頻時會受到Vdd的波動的影響，從而影響輸出電壓的穩定性。具體的電路設計中考慮了這一點，在電路中采用了自偏壓cascode結構的電流鏡，同時在輸出端接一對地濾波電容，輸出電壓的電源抑制特性就得到了很好的提高。具體的仿真結果再后面的第三節由詳細闡述。

　　2.3 運放的失調

　　需要提及的是，由于不對稱性，運放會受到輸入失調的影響，失調也就是說在運放的輸入為零的情況下輸出不為零。運放的失調會使輸出電壓產生誤差。我們假設失調電壓為Vos ，由（2）式可以推得（9）式：

通過對（10）式和（7）式的比較可以知道失調電壓會對輸出參考電壓有一定的影響。但是從（10）式我們可以看出失調電壓的系數已經減小為原來的4R3/R1 。

　　如果想繼續降低失調電壓Vos 的影響就需要提高（4）式中VT 的系數的大小，要達到這一點可以通過提高Q3和Q1的集電極電流密度之比來實現，但是具體的設計中還要綜合考慮其他因素，比如芯片面積，電路的工作電流等，所以選擇一個合適的比值對設計者來說也是一個在設計中需要考慮的問題。

　　3 仿真結果

　　3.1 溫度特性

　　該電路的仿真基于CHARTERED 0.25um models。仿真軟件是HSPICE，電源電壓為3.3V，R3/R1 的值在設計中取，這樣的結果在版圖設計中比較容易實現，可以采用單元電阻串連的形式，有利于減少因為版圖失配引起的誤差。單元電阻的W＝3μm，L＝10μm，方塊電阻R＝330Ω，采用的第一層多晶實現。下面是輸出電壓溫度特性的仿真結果：

　　溫度在－25℃到85℃之間變化，輸出電壓溫度特性如圖4所示，它的溫度系數約為12.10-6/℃。我們可以看出輸出電壓的溫度特性并不是一直都為零，而是在一個溫度范圍內為零，在其他溫度下為正值或者負值。這是由于基極－發射極電壓、集電極電流、失調電壓以及電阻隨溫度變化引起的。3.2電源抑制特性

　　圖4是在1Hz到10GHz的范圍進行掃描所得到的不同的電源抑制情況。低頻時抑制情況非常好，可以達到－99db，在10MHz的情況下最差，－41db，高頻抑制情況也比較好，基本穩定在－45db左右。傳統電路往往只是注意低頻抑制，在頻率上升到10KHz的時候抑制情況就很差了，本文提出的這種電路可以用于在各種系統尤其是高頻系統中，這一點是傳統電路所無法比擬的。

　　3.3 其他性能參數

　　電路的其他方面的性能仿真結果如表1所示。

　　表1的仿真結果是在電源電壓為3.3v的條件的測得的。有效電流指的是在電路正常工作的情況下從電源到地之間的電流，關斷電流指的是在電路不工作的情況下從電源到地的漏電流。噪聲是電路內部噪聲源在輸出端的反應。

　　4 結束語

　　本文介紹了一種采用0.25μm N 阱CMOS工藝設計的溫度系數為12.10-6/℃的帶隙基準電壓源，它的輸出的參考電壓為1.196V，電路的功耗為3.8mw（Vdd＝3.3V），屬于低溫漂、高電源抑制比、低功耗帶隙基準電壓源，可以廣泛應用在集成電路設計中。

　　參考文獻

　　[1] A new NMOS temperature stable voltage reference；R.A.Blauschild,P.A.Tucci,R.S.Muller,and R.G.Meyer.IEEE J.solid-state sircuit vol.SC-13,pp.767-774,Dec.1978

　　[2] CMOS Voltage Reference ,YANNIS P. TSIVIDIS, MEMBER, IEEE, AND RICHARD W. ULMER

　　[3] Design of Analog CMOS Integrated Circuit ,Behzad Razavi

摘自電子器件

上一篇：兩種優化開關模式在高頻SVPWM中應用

下一篇：蓄電池充電方法的研究